DDR PHY
Продукты / СФ блоки / аналоговые /
MALT-DDR-PHY
IP-блок предназначен для интерфейсного взаимодействия c синхронной динамической памятью с произвольным доступом (SDRAM). Вся логика управления вынесена на внешний контроллер, подключаемый через стандартный интерфейс DFI. Такая архитектура обеспечивает максимальную гибкость. Можно использовать собственный оптимизированный контроллер, а IP-блок гарантирует целостность сигналов и соответствие спецификации JESD79-4С (DDR4). Цифровая часть блока содержит конфигурационный интерфейс AXI-4 Lite для настройки регистров. Встроенный контроллер управления каналом передачи данных позволяет выполнять функции базовых калибровок, генерировать тестовые последовательности для внешней SDRAM-памяти и выполнять функции для доступа к MR-регистрам. Для выравнивания сигналов записи и чтения используется независимый от контроллера режим обучения интерфейса физического уровня. Эффективность передачи данных обеспечивается встроенной схемой тактирования в виде высокоскоростного блока ФАПЧ. Решение ориентировано на применение в серверах, в специальных процессорах и ускорителях для высокопроизводительных вычислений, а также для систем-на-кристалле, оснащенных собственными контроллерами оперативной памяти DDR4.
IP-блок проверен "в кремнии"
Технические характеристики
Тип СФ-блока:
Физический (Hard IP)
Поддерживаемый стандарт DDR4:
Значения поддерживаемых скоростей:
1600, 1866, 2133, 2400, 2666, 2933, 3200 МТ/с
Разрядность:
64 бит
Тип оксидного слоя транзисторов ввода-вывода (OD2):
1.8 В
Метод корпусирования:
Поддержка корпуса Flip Chip
Выходное сопротивление драйвера:
34, 40, 48, 60, 80, 120, 240 Ом
Термирование приемника ODT:
34, 40, 48, 60, 80, 120, 240 Ом
Интерфейсы:
– DDR PHY интерфейс (DFI)
– Нативный (Native)
Условия поставки:
Готов к поставке
Потребляемая мощность:
4000 мВт
Напряжение питания:
0.9 В & 1.2 В
Площадь:
7,1 мм²
Проектные нормы (технологический процесс):
28 нм
Данный продукт поставляется в соответствии с условиями лицензирования IP-блоков Malt System. Характеристики основаны на результатах посттопологического моделирования и могут быть изменены на этапе финальной реализации.
Область применения
Высокопроизводительные вычисления с использованием специализированных процессоров и ускорителей (AI/ML, GPU, DSP);
Буферизация пакетов сетевых процессоров и коммутаторов в памяти DDR4 с минимальной задержкой;
Системы-на-кристалле, оснащенные собственными контроллерами оперативной памяти DDR4, оптимизированными под конкретные алгоритмы.
Для подбора блоков под конкретные задачи, уточнения стоимости или разработки на заказ свяжитесь с нами