Завершено тестирование IP-блока FDPLL 28 нм

Информация о материале

Опубликовано: 15.04.2020, 10:00

В декабре 2019 наш проект по разработке IP-блока генератора с автоподстройкой частоты получил поддержку от Фонда содействия инновациям. В рамках первого этапа работ успешно проведен синтез FDPLL в технологическом базисе 28 нм TSMC, разработаны необходимые топологические представления, проведены тесты IP-блока генератора. Измеренный в симуляции джиттер не превышает 2% во всем диапазоне выходных частот. Далее планируется повторить разработку в технологическом базисе 16 нм TSMC. Необходимый для этого PDK был получен нашей командой в начале 2020 года.

Технические характеристики