20.09.2011 Собрана команда для разработки 1000-ядерного процессора

06.05.2012 Выбрано RISC ядро общего назначения для прототипа 10-ядерной системы на ПЛИС

17.09.2012 Собран 10-ядерный процессор на ПЛИС Xilinx Virtex5 с тегированным контроллером общей памяти

22.09.2012 Разработан эмулятор архитектуры "легких потоков" на x86, на архитектуру портировано ядро Minix3 и основные сервисы

18.03.2013 На прототипе нашего процессора продемонстрирована поддержка php. Это первый PHP-скрипт на не-x86 Minix в мире!

08.04.2013 Разработана оригинальная внутрикристальная шина для объединения сотен вычислительных ядер

05.10.2013 Собран 49-ядерный процессор на ПЛИС Xilinx Virtex6 с поддержкой "легких потоков"

28.11.2013 Разрабатываемая архитектура получила название MALT

21.04.2014 Начато портирование архитектуры MALT на ПЛИС Xilinx Virtex7

10.10.2014 Разработан новый умный контроллер памяти (поддержка DMA и атомарных операций)

28.12.2014 Собран 210-ядерный процессор на ПЛИС Xilinx Virtex7

25.03.2015  Разработан первый прототип на ПЛИС MALT со специализированными ускорителями

16.08.2015 Начато проектирование MALT-процессоров с векторной и смешанной архитектурами

22.11.2015 Спроектирован процессорный элемент Леопард векторного сопроцессора MALT

10.02.2016 Команда проекта существенно выросла!

25.02.2016 Разработан ассемблер и эмулятор программируемого ускорителя в составе MALT

24.03.2016 Собран 96-ядерный прототип MALT со смешанной архитектурой на ПЛИС Xilinx Virtex7

16.05.2016 Начата разработка netlist’a процессора MALT-Cv1 в базисе TSMC 28 nm

20.07.2016 Разработан С-компилятор программируемого ускорителя для MALT-Cv1

15.10.2016 Выпущен комплект инструментальных средств (эмулятор, отладчик, профайлер) процессора MALT-Cv1

18.01.2017 Завершено проектирование front end 96-ядерного процессора MALT-Cv1 для изготовления на фабрике TSMC 28 nm.

06.05.2017 Начато проектирование процессора MALT-Cv2 (пятикратный выигрыш по производительности относительно MALT-Cv1)

07.07.2017 Передан на изготовление по MPW 96-ядерный процессор MALT-Cv1

25.12.2017 С фабрики TSMC получены первые образцы микропроцессора MALT-Cv1

02.02.2018 Выпущен комплект разработчика 1.1

05.03.2018 Выпущен комплект разработчика 1.2

03.04.2018 Выпущен комплект разработчика 1.3

19.04.2018 Проект MALT принял участие в выставке “Экспоэлектроника 2018” в Москве

12.09.2018 Выпущен комплект разработчика 1.5

30.11.2018 MALT представили на Electronica-2018 в Мюнхене

07.12.2018 Завершена разработка поведенческой модели и синтез процессора MALT-Cv2

01.03.2019 Выпущен комплект разработчика 1.6

18.04.2019 Проект MALT представлен на ЭкспоЭлектронике-2019

26.05.2019 Выпущены отладочные платы для FPGA-прототипа MALT-Cv2

05.07.2019 Выпущен комплект разработчика 1.7

01.09.2019 Отправлен на фабрику TSMC 500-ядерный процессор MALT-Cv2

06.09.2019 Выпущен комплект разработчика 1.8

02.10.2019 Открыт доступ к онлайн-инструменту WEB_SDK

23.12.2019 Выпущен комплект разработчика 1.9

26.12.2019 Наш проект получил грантовую поддержку ФСИ

19.02.2020 Получен PDK на 16 нм от компании TSMC

18.03.2020 Получены первые образцы MALT-Сv2 "в кремнии"

15.05.2020 Анонсирован процессор MALT-Cv3 "Энцелад"

29.06.2020 Анонсирована плата для разработчиков на MALT-Cv2

12.10.2020 Представлена архитектура программируемых коммутаторов

15.11.2020 Наш проект получил положительную оценку в Сколково

10.12.2020 Выпущена отладочная плата для MALT-Cv2

15.01.2021 Завершен синтез процессора MALT-Cv3 "Энцелад"

10.06.2021 Мы представили проект отечественного коммутатора для ЦОД

30.07.2021 Отправка процессора MALT-Cv3 "Энцелад" на фабрику

03.09.2021 Топология MALT-Cv3 зарегистрирована в Роспатенте

01.10.2021 Демонстрация прототипа сетевого процессора

01.11.2021 Старт проекта по интегральной фотонике

20.12.2021 Наш первый АЦП изготовлен и прошел тесты

1Q2022 Анонс SDK и отладочной платы для MALT-Cv3 "Энцелад"

1Q2022 Получение первых образцов MALT-Сv3 "в кремнии"

2Q2022 Тестирование образцов MALT-Cv3 "Энцелад"

3Q2022 Выпуск SDK и отладочной платы для MALT-Cv3 "Энцелад"

4Q2022 Первый прототипа трансивера на интегральной фотонике