2011
Старт проекта

20.09.2011 Собрана команда для разработки 1000-ядерного процессора

 

 

2012
Собран 10-ядерный прототип на Virtex5

06.05.2012 Выбрано RISC ядро общего назначения для прототипа 10-ядерной системы на ПЛИС

17.09.2012 Собран 10-ядерный процессор на ПЛИС Xilinx Virtex5 с тегированным контроллером общей памяти

22.09.2012 Разработан эмулятор архитектуры "легких потоков" на x86, на архитектуру портировано ядро Minix3 и основные сервисы

2013
Собран 49-ядерный прототип на Virtex6

18.03.2013 На прототипе нашего процессора продемонстрирована поддержка php. Это первый PHP-скрипт на не-x86 Minix в мире!

08.04.2013 Разработана оригинальная внутрикристальная шина для объединения сотен вычислительных ядер

05.10.2013 Собран 49-ядерный процессор на ПЛИС Xilinx Virtex6 с поддержкой "легких потоков"

28.11.2013 Разрабатываемая архитектура получила название MALT

2014
Собран 210-ядерный прототип на Virtex7

21.04.2014 Начато портирование архитектуры MALT на ПЛИС Xilinx Virtex7

10.10.2014 Разработан новый умный контроллер памяти (поддержка DMA и атомарных операций)

28.12.2014 Собран 210-ядерный процессор на ПЛИС Xilinx Virtex7

2015
Спроектирован "с нуля" сопроцессор Леопард

25.03.2015  Разработан первый прототип на ПЛИС MALT со специализированными ускорителями

16.08.2015 Начато проектирование MALT-процессоров с векторной и смешанной архитектурами

22.11.2015 Спроектирован процессорный элемент Леопард векторного сопроцессора MALT

 

 

 

2016
Разработан asm, C-компилятор для Леопард'а

Virtex

10.02.2016 Команда проекта существенно выросла!

25.02.2016 Разработан ассемблер и эмулятор программируемого ускорителя в составе MALT

24.03.2016 Собран 96-ядерный прототип MALT со смешанной архитектурой на ПЛИС Xilinx Virtex7

16.05.2016 Начата разработка netlist’a процессора MALT-Cv1 в базисе TSMC 28 nm

20.07.2016 Разработан С-компилятор программируемого ускорителя для MALT-Cv1

15.10.2016 Выпущен комплект инструментальных средств (эмулятор, отладчик, профайлер) процессора MALT-Cv1

 

 

 

2017
Изготовлен 96-ядерный MALT "в кремнии"

96core

 

 

 

18.01.2017 Завершено проектирование front end 96-ядерного процессора MALT-Cv1 для изготовления на фабрике TSMC 28 nm.

06.05.2017 Начато проектирование процессора MALT-Cv2 (пятикратный выигрыш по производительности относительно MALT-Cv1)

07.07.2017 Передан на изготовление по MPW 96-ядерный процессор MALT-Cv1

25.12.2017 С фабрики TSMC получены первые образцы микропроцессора MALT-Cv1

 

 

 

2018
Синтез MALT-Сv2

OpenCL

 

02.02.2018 Выпущен комплект разработчика 1.1

05.03.2018 Выпущен комплект разработчика 1.2

03.04.2018 Выпущен комплект разработчика 1.3

19.04.2018 Проект MALT принял участие в выставке “Экспоэлектроника 2018” в Москве

12.09.2018 Выпущен комплект разработчика 1.5

30.11.2018 MALT представили на Electronica-2018 в Мюнхене

07.12.2018 Завершена разработка поведенческой модели и синтез процессора MALT-Cv2

 

 

 

2019
Выпуск MALT-Сv2

OpenCL

 

 

 

01.03.2019 Выпущен комплект разработчика 1.6

18.04.2019 Проект MALT представлен на ЭкспоЭлектронике-2019

26.05.2019 Изготовлены первые образцы отладочной платы для процессора MALT

05.07.2019 Выпущен комплект разработчика 1.7

14.07.2019 Проводится тестирование виртуальной лаборатории для работы с процессорами MALT

01.09.2019 Отправлен на фабрику TSMC 500-ядерный процессор MALT-Cv2

06.09.2019 Выпущен комплект разработчика 1.8

02.10.2019 Открыт доступ к онлайн-инструменту WEB_SDK

23.12.2019 Выпущен комплект разработчика 1.9

26.12.2019 Проект по разработке IP-блока на 16 нм получил грантовую поддержку ФСИ

 

 

 

2020
Освоение проектных норм 16 нм

OpenCL

 

 

 

19.02.2020 Получен PDK на 16 нм от TSMC

18.03.2020 Получены образцы MALT-Сv2

29.06.2020 Анонсирована новая плата для разработчиков на MALT-Cv2

12.10.2020 В рамках форума Микроэлектроника 2020 представлена архитектура тракта сетевых коммутаторов

4Q2020 Масштабное обновление WEB SDK для MALT, новые примеры и платформы

4Q2020 Демонстрация первого прототипа на ПЛИС сетевого процессора для SDN