Intel расширяет сферу своих интересов новыми ПЛИС для дата-центров на базе процессоров ARM

 

ПЛИС Stratix 10

Фото: intel

Корпорация Intel заявила, что апробирует Stratix 10 FPGA — новейшее семейство программируемых логических интегральных схем, специально разработанное для повышения производительности дата-центров. Новые устройства, которые Intel называет «наиболее серьезной ПЛИС-инновацией за последние десять лет», содержат современные продвинутые компоненты: 64-битные ARM-процессоры, память второго поколения — High Bandwidth Memory (HBM2) и DSP-блоки.

 

Рынок приложений, на который нацелено семейство Stratix 10, в некотором смысле уже занят акселераторами GPU от Nvidia и AMD, а также собственной платформой Intel - Knights Landing Xeon Phi. Однако в Intel считают, что такие нагрузки, как обработка сигналов, компрессия данных, шифрование, архивное хранение и обработка видео, переживают трудные времена во всех серверных приложениях, у которых главным критерием является производительность. Дополненные DSP-блоком, который даёт много дополнительных аппаратных FLOP, эти устройства также могут быть использованы для высокопроизводительных вычислений.



Подробнее...

Выпущен комплект инструментальных средств для MALT

 

 Фото: maltsystem.com

 

Выпущена первая версия комплекта инструментальных средств для разработки и отладки программного обеспечения для процессоров MALT. Инструментальные средства включают эмулятор, отладчик и профайлер. Эмулятор позволяет запускать и отлаживать программы для MALT на компьютерах общего назначения под управлением Unix-like операционных систем. Эмулятор и встроенные в него отладчик GDB и профайлер значительно упрощают разработку и перенос программ на систему MALT, а также дают возможность оценить эффективность реализации алгоритмов на MALT без их запуска на реальном "железе".

 

 

Подробнее...

Kilocore - первый 1000-процессорный кристалл

 

Image: The University of California

Кристалл, который содержит 1000 независимых программируемых процессоров, был разработан командой Калифорнийского Университета (Департамент электроники и компьютерной инженерии).

 

 

Подробнее...

Конференция ISC High Performance 2016

 

ISC Hight Performance 2016

Фото: isc-hpc.com

 

19 - 23 июня 2016 во Фракфурте прошла международная конференция по суперкомпьютерам. ISC High Performance - старейшая и наиболее передовая ежегодная конференция, история которой началась в 1986 году.

 

 

Подробнее...

Разработан C-компилятор программируемого ускорителя для MALT-Сv1


 

Разработан компилятор подмножества языка Си, который генерирует оптимизированный код для архитектуры программируемого ускорителя. На целевых задачах производительность сформированного компилятором кода составляет 80% от производительности кода, реализованного программистом на языке ассемблера.

 

 

Подробнее...

Команда проекта существенно выросла!

 

 Лаборатория интеллектуальной электроники

 Фото: maltsystem.com

 

Команда проекта MALT растет. Мы переехали в новую лабораторию. Новые компьютеры, современный интерьер, кофемашина, в общем все, что нужно для плодотворной работы. В команде появляются новые разработчики: специалисты по VHDL и системному программированию. Нас уже двенадцать! И это только сотрудники, работающие на полную ставку, не считая совместителей и наших коллег, работающих удаленно и/или сдельно. Текущий уровень инвестиций позволяет нарастить темп работ и охватить более широкий круг задач. Новые специалисты позволят больше сил уделять прикладному и системному ПО, в необходимом темпе вести работы по проектированию СБИС MALT-C первого поколения.

Спроектирован процессорный элемент Леопард векторного сопроцессора MALT

 

Фото: maltsystem.com

 

Завершено проектирование процессорного элемента векторного ускорителя Леопард. Архитектура процессорных элементов выбиралась исходя из требований максимальной гибкости (с точки зрения программирования) при высокой производительности и энергоэффективности на целевых задачах. В итоге была выбрана архитектура на основе древовидного АЛУ.

 

 

Подробнее...

Начато проектирование MALT-процессоров с векторной и смешанной архитектурами

 

Сравнение вариантов процессорных элементов на предмет соотношения "производительность-гибкость"

Изображение: maltsystem.com

 

 

 

Начато проектирование MALT-процессоров с векторной и смешанной архитектурами.

 

 

Подробнее...

Участие в выставке ИННОПРОМ-2015

 

Сергей Елизаров (справа)

Фото: maltsystem.com

8-9 июля 2015 года Проект принял участие в главной промышленной выставке России - ИННОПРОМ 2015 в рамках стенда Физического факультета МГУ имени М.В. Ломоносова на экспозиции госкорпорации Ростех.

 

 

Подробнее...

Разработан первый прототип на ПЛИС MALT со специализированными ускорителями

 

Распределение ресурсов ПЛИС Xilinx Virtex 2000T
для процессора с 49 ядрами общего назначения
и 490 спецвычислителями

Фото: maltsystem.com

 

Производительность и энергоэффективность достигается с помощью специализации, простота программирования - с помощью универсальных конструкций. Мы попробовали объединить два эти подхода и разработали прототип на ПЛИС многоядерного процессора архитектуры MALT со специализированными ускорителями.

 

 

Подробнее...

Разработан новый "умный" контроллер памяти с поддержкой DMA

 

Общая схема контроллера памяти.

Фото: maltsystem.com

 

Разработана и протестирована новая версия "умного" контроллера памяти. Теперь контроллер поддерживает блочные передачи данных – механизм, позволяющий копировать данные из одной области памяти в другую без участия процессорных ядер, обычно называется DMA. Использование данного механизма позволяет в несколько раз увеличить производительность в задачах с интенсивным обменом данными. В новом контроллере реализован базовый набор "настоящих" атомарных операций, например поддерживается атомарный инкремент.

 

Новый контроллер памяти, так же как и его предыдущая версия, поддерживает механизм FE-битов. Данный механизм позволяет осуществлять синхронизацию доступа к памяти из различных потоков. В частности, контроллер позволяет приостанавливать выполнение потока в случае, если запрашиваемые данные ещё не получены, и практически мгновенно возобновлять его выполнение сразу после предоставления этих данных другим потоком. 

 

Все перечисленные выше механизмы реализованы на аппаратном уровне, что обеспечивает максимальное быстродействие и энергоэффективность.

Конференция ISC'14

 

Лейпциг, Германия

Фото: maltsystem.com

22 - 26 июня в Германии в городе Лейпциге прошла конференция ISC 2014.

 

 

Подробнее...

Начато портирование архитектуры MALT на ПЛИС Xilinx Virtex7

 

 

Некоторое время назад мы завершили разработку 49-ядерного прототипа нашего процессора в ПЛИС и намерены двигаться дальше. В наших ближайших планах - увеличение количества ядер до 200 и выпуск новой модификации контролера памяти с поддержкой DMA и атомарных инкрементов.

В связи с расширением проекта мы запланировали переход на новое семейство ПЛИС Xilinx – Virtex 7. Скорее всего, для прототипирования будет использоваться плата с чипом XC7V585T: 1 954 560 логических ячеек, 28 620 кбит BRAM, 3 шины PCIe Gen 2.