Cпециалисты MALT system примут участие в форуме “Микроэлектроника 2020”
- Информация о материале
- Опубликовано: 23.09.2020, 10:00
![]() |
В конце сентября на побережье Черного моря в Ялте пройдет VI Международный форум "Микроэлектроника 2020". Форум является комфортной площадкой для открытого диалога между наукой, бизнесом и государством.
В Москве завершилась первая “Российская креативная неделя”
- Информация о материале
- Опубликовано: 14.09.2020, 10:00
![]() |
С 11 по 13 сентября в Москве прошла первая "Российская креативная неделя" (Russian Creativity Week)".
Завершено проектирование DPLL на 16 нм
- Информация о материале
- Опубликовано: 15.08.2020, 10:00
![]() |
В декабре 2019 наш проект по разработке IP-блока генератора с автоподстройкой частоты получил поддержку от Фонда содействия инновациям. В рамках второго этапа работ успешно проведен синтез FDPLL в технологическом базисе 16 нм.
Опубликована статья по возможностям обработки изображений на MALT-Cv2
- Информация о материале
- Опубликовано: 12.07.2020, 18:00
![]() |
4 июля 2020 года в научном журнале "Вычислительные методы и программирование" была опубликована статья "Возможности многоядерных процессоров MALT в задачах обработки изображений".
Анонс новой платы для разработчиков на MALT-Cv2
- Информация о материале
- Опубликовано: 29.06.2020, 14:00
![]() |
Специалистами MaltSystem разработана новая недорогая отладочная плата, которая позволит коллективам быстро начать работу с процессором MALT-Cv2 и проектировать собственные системы на его основе, в том числе для встраиваемых применений.
Новый встраиваемый процессор для обработки сетевого трафика
- Информация о материале
- Опубликовано: 15.05.2020, 10:00
![]() |
Проект создания нового исключительно компактного встраиваемого процессора для обработки сетевого трафика MALT-Cv3, коммерческое название "Энцелад", перешел в фазу финальной отладки RTL, и мы, наконец, готовы кое-что рассказать об этом изделии.
Завершено тестирование IP-блока FDPLL 28 нм
- Информация о материале
- Опубликовано: 15.04.2020, 10:00
![]() |
В декабре 2019 наш проект по разработке IP-блока генератора с автоподстройкой частоты получил поддержку от Фонда содействия инновациям. В рамках первого этапа работ успешно проведен синтез FDPLL в технологическом базисе 28 нм.
Malt system уходит на удаленный режим работы
- Информация о материале
- Опубликовано: 01.04.2020, 11:00
![]() |
В связи с COVID-19 в нашей команде с апреля вводится режим удаленного доступа к рабочим процессам. Здоровье сотрудников - это наш приоритет.
Получены образцы MALT-Сv2
- Информация о материале
- Опубликовано: 18.03.2020, 16:00
![]() |
C фабрики TSMC получены первые образцы 500-ядерного процессора MALT-Сv2. На сегодняшний день успешно протестирована вся основная функциональность процессора: работают все функциональные блоки, реальные характеристики процессора соответствуют проектируемым. В процессоре реализован прототип цифрового генератора частоты с автоматической подстройкой без импульсных помех FDPLL.
Выступление Сергея Елизарова на научном семинаре ВМК МГУ
- Информация о материале
- Опубликовано: 11.03.2020, 18:00
![]() |
4 марта 2020 года в рамках научного семинара Кафедры автоматизации систем вычислительных комплексов на факультете Вычислительной математики и кибернетики (МГУ имени М.В. Ломоносова) прошло выступление Сергея Елизарова, руководителя Дизайн-центра цифровой микроэлектроники Физического факультета МГУ.
Получен PDK на 16 нм от TSMC
- Информация о материале
- Опубликовано: 19.02.2020, 13:05
![]() |
Заключено соглашение о получении доступа к PDK с технологическими нормами 16 нм от TSMC.
Проект по разработке IP-блока генератора частот по технологическим нормам 16 нм получил грантовую поддержку
- Информация о материале
- Опубликовано: 26.12.2019, 15:00
![]() |
Один из наших проектов, направленный на разработку универсального IP-блока генератора частоты, предназначенного для цифровых систем на кристалле, поддержан Фондом содействия инновациям .
Выпущен комплект разработчика 1.9
- Информация о материале
- Опубликовано: 23.12.2019, 10:10
![]() |
Выпущен комплект ПО версии 1.9 для разработчиков прикладных программ для микропроцессоров семейств MALT.
Завершился VIII Национальный Суперкомпьютерный Форум (НСКФ-2019)
- Информация о материале
- Опубликовано: 02.12.2019, 11:37
![]() |
C 26 по 29 ноября в г. Переславль прошел VIII Национальный Суперкомпьютерный Форум, посвященный вопросам создания и применения суперкомпьютерных технологий.
Мы вступили в Московский инновационный кластер!
- Информация о материале
- Опубликовано: 31.10.2019, 03:33
![]() |
Московский инновационный кластер – платформа взаимодействия для всех, кто хочет создать новый продукт или услугу, ищет партнеров для проекта и нацелен на активное развитие своего проекта.
На Физическом факультете прошла Ярмарка вакансий
- Информация о материале
- Опубликовано: 21.10.2019, 10:10
![]() |
18 октября 2019 года в стенах Физического факультета МГУ имени М.В. Ломоносова прошла Ярмарка вакансий.
Состоялся V Юбилейный Международный форум «Микроэлектроника-2019»
- Информация о материале
- Опубликовано: 02.10.2019, 10:10
![]() |
С 30 сентября по 5 октября в г. Алушта состоялся V Юбилейный Международный форум «Микроэлектроника-2019».
Открыт доступ к онлайн-инструменту WEB_SDK
- Информация о материале
- Опубликовано: 02.10.2019, 03:33
![]() |
Выпущена первая версия онлайн-сервиса WEB_SDK, предоставляющий доступ к набору средств разработки MALT_SDK, который служит для проверки работоспособности программных кодов на существующих и проектируемых аппаратных платформах на базе процессоров MALT.
Выпущен комплект разработчика 1.8
- Информация о материале
- Опубликовано: 06.09.2019, 10:10
![]() |
Выпущена новая версия MALT_SDK - комплекта ПО для разработчиков прикладных программ для микропроцессоров семейств MALT. MALT_SDK 1.8 содержит доработки и улучшения, позволяющие расширить возможности ПО, устраняющие мелкие ошибки.
Отправлен на фабрику 500-ядерный процессор MALT-Cv2
- Информация о материале
- Опубликовано: 01.09.2019, 10:10
![]() |
В августе 2019 года завершена работа над топологией микропроцессора MALT-Cv2, проект передан на фабрику TSMC (Тайвань) для изготовления опытных образцов. Чип будет произведен по технологическому процессу 28 нм TSMC HPCPlus (high-performance computing, высокопроизводительные вычисления). Процессор содержит 20 RISC ядро общего назначения и 480 специализированных процессорных ядер, объединенных в 15 кластеров. Расчетное значение полного энергопотребления чипа составило 6 Вт.