Завершено проектирование DPLL на 16 нм

В декабре 2019 наш проект по разработке IP-блока генератора с автоподстройкой частоты получил поддержку от Фонда содействия инновациям. В рамках второго этапа работ успешно проведен синтез FDPLL в технологическом базисе 16 нм.

 

Подробнее...

Опубликована статья по возможностям обработки изображений на MALT-Cv2

4 июля 2020 года в научном журнале "Вычислительные методы и программирование" была опубликована статья "Возможности многоядерных процессоров MALT в задачах обработки изображений".

 

 

Подробнее...

Анонс новой платы для разработчиков на MALT-Cv2

Специалистами MaltSystem разработана новая недорогая отладочная плата, которая позволит коллективам быстро начать работу с процессором MALT-Cv2 и проектировать собственные системы на его основе, в том числе для встраиваемых применений.

 

 

Подробнее...

Новый встраиваемый процессор для обработки сетевого трафика

Проект создания нового исключительно компактного встраиваемого процессора для обработки сетевого трафика MALT-Cv3, коммерческое название "Энцелад", перешел в фазу финальной отладки RTL, и мы, наконец, готовы кое-что рассказать об этом изделии.

 

Подробнее...

Завершено тестирование IP-блока FDPLL 28 нм

В декабре 2019 наш проект по разработке IP-блока генератора с автоподстройкой частоты получил поддержку от Фонда содействия инновациям. В рамках первого этапа работ успешно проведен синтез FDPLL в технологическом базисе 28 нм.

 

Подробнее...

Получены образцы MALT-Сv2

C фабрики TSMC получены первые образцы 500-ядерного процессора MALT-Сv2. На сегодняшний день успешно протестирована вся основная функциональность процессора: работают все функциональные блоки, реальные характеристики процессора соответствуют проектируемым. В процессоре реализован прототип цифрового генератора частоты с автоматической подстройкой без импульсных помех FDPLL.

 

 

Подробнее...

Выступление Сергея Елизарова на научном семинаре ВМК МГУ

4 марта 2020 года в рамках научного семинара Кафедры автоматизации систем вычислительных комплексов на факультете Вычислительной математики и кибернетики (МГУ имени М.В. Ломоносова) прошло выступление Сергея Елизарова, руководителя Дизайн-центра цифровой микроэлектроники Физического факультета МГУ.

 

 

Подробнее...

Проект по разработке IP-блока генератора частот по технологическим нормам 16 нм получил грантовую поддержку

Один из наших проектов, направленный на разработку универсального IP-блока генератора частоты, предназначенного для цифровых систем на кристалле, поддержан Фондом содействия инновациям .

 

 

Подробнее...

Мы вступили в Московский инновационный кластер!

Московский инновационный кластер – платформа взаимодействия для всех, кто хочет создать новый продукт или услугу, ищет партнеров для проекта и нацелен на активное развитие своего проекта.

 

 

Подробнее...

Открыт доступ к онлайн-инструменту WEB_SDK

Выпущена первая версия онлайн-сервиса WEB_SDK, предоставляющий доступ к набору средств разработки MALT_SDK, который служит для проверки работоспособности программных кодов на существующих и проектируемых аппаратных платформах на базе процессоров MALT.

 

 

Подробнее...

Выпущен комплект разработчика 1.8

Выпущена новая версия MALT_SDK - комплекта ПО для разработчиков прикладных программ для микропроцессоров семейств MALT. MALT_SDK 1.8 содержит доработки и улучшения, позволяющие расширить возможности ПО, устраняющие мелкие ошибки.

 

 

Подробнее...

Отправлен на фабрику 500-ядерный процессор MALT-Cv2

В августе 2019 года завершена работа над топологией микропроцессора MALT-Cv2, проект передан на фабрику TSMC (Тайвань) для изготовления опытных образцов. Чип будет произведен по технологическому процессу 28 нм TSMC HPCPlus (high-performance computing, высокопроизводительные вычисления). Процессор содержит 20 RISC ядро общего назначения и 480 специализированных процессорных ядер, объединенных в 15 кластеров. Расчетное значение полного энергопотребления чипа составило 6 Вт.

 

 

Подробнее...